Rapidus 与 Cadence 达成合作，共同推进2nm GAA BSPDN 背面供电工艺

引领先进技术，共铸未来先河——Rapidus 与 Cadence 携手2nm GAA BSPDN 背面供电工艺

科技快讯中文网

　　 12月13日的消息称，日本尖端芯片制造商Rapidus于当地时间10日宣布与全球领先的电子设计自动化（EDA）工具及关键半导体知识产权（IP）供应商Cadence楷登电子展开深度合作，涉及2nm GAABSPDN制程等先进技术领域。此次合作也是Rapidus首次在公开场合提及其背面供电技术。

　　 BSPDN背面供电网络作为一项即将在先进制程领域推出的重要技术创新，将芯片的供电架构从传统的晶圆正面转移到了背面。这一改变不仅简化了供电路径，还有效减少了电力路径对信号传输的干扰，从而有望降低整个平台的工作电压和功耗。 这项技术的引入无疑为半导体行业带来了新的机遇。它不仅能提升芯片性能，还能在一定程度上解决当前高功耗和散热问题。随着电子设备对低功耗和高性能的需求日益增长，BSPDN技术的发展恰逢其时，预计将对未来的电子产品设计产生深远影响。此外，这项技术还有助于推动绿色计算的发展，符合全球范围内对可持续发展的追求。

　　 除Rapidus外的三大先进制程企业此前均已明确了首个BSPDN节点的规划，其中英特尔将在2025年率先推出Intel18A、台积电的A16将在2026年下半年实现量产，而三星电子的SF2Z则计划在2027年投入量产。 从目前的情况来看，英特尔依然在先进制程技术方面保持着一定的领先优势，这不仅体现了其在技术研发上的持续投入，也显示了其在市场中的战略眼光。台积电作为全球最大的晶圆代工厂之一，虽然在时间上稍晚于英特尔，但其稳定的量产能力和广泛的客户基础仍然为其在竞争中赢得了一席之地。三星电子作为另一家重要的半导体制造商，在先进制程技术上也持续发力，预计其SF2Z节点的量产将进一步加剧高端芯片市场的竞争态势。三家公司都在积极推进自身的技术进步，以满足日益增长的高性能计算和人工智能等领域的需求。

　　 除在 2nm GAA BSPDN 制程上的合作外，Rapidus 还将同 Cadence 一道构建适配其工艺的 AI 驱动参考设计流程，并将 Cadence 包含 HBM4、PCIe 7.0、224G SerDes 在内的 IP 组合加入到 Rapidus 可为客户提供的“菜单选项”中。

　　 Rapidus 首席执行官小池淳义表示：

　　 我们与Cadence在2nm BSPDN技术上的合作使我们在行业前沿站稳了脚跟，这标志着半导体领域在性能和能效方面取得了重大突破。

　　 通过结合我们的专业知识，我们很高兴能为我们的共同客户和行业制定新的技术标准并创造变革性的解决方案。

　　 Cadence 总裁兼首席执行官 Anirudh Devgan 表示：

　　 我们与Rapidus在2nm GAABSPDN技术领域的深度合作充分利用了Cadence的AI驱动解决方案，有效解决了实际挑战并满足了客户的多样化需求。 这种合作不仅展示了尖端技术与人工智能结合的巨大潜力，还预示着未来半导体行业发展的新方向。通过AI驱动的解决方案，双方能够更精准地预测和应对市场变化，从而提供更加高效和创新的产品。这不仅是技术上的突破，也是商业模式和合作方式的创新，对于推动整个行业向前发展具有重要意义。

　　 通过整合Cadence领先的接口和存储器IP技术及参考流程与Rapidus的工艺技术，我们正致力于为未来的AI基础设施建设提供强有力的支持。

　　 注意到，Rapidus在同一天除了宣布与Cadence的合作之外，还与Synopsys签署了合作协议，旨在通过EDA工具和IP库的优化，减轻工艺变化和PDK更新对IP库造成的影响。 这一合作显示了半导体行业对于提升设计效率和加速产品上市时间的迫切需求。通过与Synopsys的合作，Rapidus有望更好地应对技术迭代带来的挑战，同时确保其IP库的稳定性和可靠性。这对于快速发展的芯片设计领域来说是一个积极的信号，也反映了企业在面对技术变革时寻求稳定合作伙伴以实现共同成长的战略思维。